Cadence-Full custom IC기본교육과정 [08.23]

	2021 년 08 월 23 일 ~ 2021 년 08 월 27 일 (5 일간)
	서울시 금천구 디지털로121 에이스가산타워 204호
	10:00 ~ 17:00
	이병진 강사
	산업체: 250,000 원 학생: 250,000 원 대학원생: 250,000 원
	계좌번호 [ IBK기업은행 664-016959-01-010 (예금주 : 나인플러스아카데미 )] 혹은 카드결제
	문의 연락처 : 02-6123-3348 / 02-6123-3349 교육담당:박지훈 [tomas@npit.co.kr] 기술교육문의: 우승안AE [sawoo@npit.co.kr]

Cadence-Full custom IC기본교육과정-5days.hwp

	Cadence-Full custom IC기본교육과정 [08.23]
	■ 강좌소개 Cadence FULL-CUSTOM IC 설계과정으로써 고속화, SoC화에 따른 최신 Full Custom 설계 동향이해, CMOS를 중심으로 기초적인 아날로그 회로에 대한 설계방법과 Layout design rule에 대한 이해, 다양한 layout technique, IC설계 실습과 Cadence의 CAD tools(Schematic, Layout, PVS(Assura)DRC/LVS)을 수행함으로써 설계능력 향상 교육 ■ 활용장비 Cadence Virtuoso Schematic Editor_IC615/Cadence Virtuoso Spectre Virtuoso Layout Editor_IC615/PVS(Assura) LVS , DRC_IC615 안내사항 1. 부득이 폐강하는 경우 교육 시작일 기준, 일주일 전 안내 드립니다. 2. 카드결제는 현장(학원)에서만 가능합니다. (수업 시작 전, 수업을 마치신 후 결제를 도와드립니다.) 3. 계산서 발행, 입금은 모집 마감일 이후 진행해드립니다. 4. 입금은 교육 시작 일점 전해 진행해 주셔야 하나, 만약 업체의 결제 일자가 지정되어 어렵다면, 계산서 발급 후 입금날짜를 알려주시면 됩니다. 5. 계산서 발급을 위해서는 아래 정보를 작성하여 보내주시기 바랍니다. 1) 사업자등록증 사본 1부 2) 계산서 수취인 성함/이메일주소/전화번호 3) 계산서 발급 날짜 4) 입금날짜 5) 발송 : hing8639@naver.com 황인하 실장 참고 1. 방문 전 교육장소를 미리 확인하시기 바랍니다. (가산디지털단지 7호선 5번출구 에서 직전후 다리 지나기 전 우회 전 후 직진 / 롯데it캐슬(국민은행건물) 건너편) 서울특별시 금천구 디지털로121 에이스가산타워 203/204호 (가산동550-9) 2. 교육장은 9시 30분 open 합니다. 도어락이 잠겨있을 시 02-6123-3359 로 전화주시기 바랍니다.
	- 아날로그회로의 기본적인 회로인 OPAMP와 LDO Regulator를 Term Project 진행 - IC design 설계과정은 실제 MPW진행과 같은 GPDK(Product Design Kit) - Cadence Virtuoso Schematic Editor, Layout & PVS(Assura) DRC/LVS
	전기/전자/통신/정보통신/반도체 분야 개발/엔지니어

Cadence-Full custom IC기본교육과정 [08.23]

■ 강좌소개

Cadence FULL-CUSTOM IC 설계과정으로써 고속화, SoC화에 따른 최신 Full Custom 설계 동향이해,

CMOS를 중심으로 기초적인 아날로그 회로에 대한 설계방법과 Layout design rule에 대한 이해,

다양한 layout technique, IC설계 실습과 Cadence의 CAD tools(Schematic, Layout, PVS(Assura)DRC/LVS)을 수행함으로써 설계능력 향상 교육

■ 활용장비

Cadence Virtuoso Schematic Editor_IC615/Cadence Virtuoso Spectre

Virtuoso Layout Editor_IC615/PVS(Assura) LVS , DRC_IC615

*안내사항

1. 부득이 폐강하는 경우 교육 시작일 기준, 일주일 전 안내 드립니다.

2. 카드결제는 현장(학원)에서만 가능합니다.

(수업 시작 전, 수업을 마치신 후 결제를 도와드립니다.)

3. 계산서 발행, 입금은 모집 마감일 이후 진행해드립니다.

4. 입금은 교육 시작 일점 전해 진행해 주셔야 하나, 만약 업체의 결제 일자가

지정되어 어렵다면, 계산서 발급 후 입금날짜를 알려주시면 됩니다.

5. 계산서 발급을 위해서는 아래 정보를 작성하여 보내주시기 바랍니다.

1) 사업자등록증 사본 1부

2) 계산서 수취인 성함/이메일주소/전화번호

3) 계산서 발급 날짜

4) 입금날짜

5) 발송 : hing8639@naver.com 황인하 실장

*참고

1. 방문 전 교육장소를 미리 확인하시기 바랍니다.

(가산디지털단지 7호선 5번출구 에서 직전후 다리 지나기 전 우회 전 후 직진 / 롯데it캐슬(국민은행건물) 건너편)

서울특별시 금천구 디지털로121 에이스가산타워 203/204호 (가산동550-9)

2. 교육장은 9시 30분 open 합니다.

도어락이 잠겨있을 시 02-6123-3359 로 전화주시기 바랍니다.

- 아날로그회로의 기본적인 회로인 OPAMP와 LDO Regulator를 Term Project 진행

- IC design 설계과정은 실제 MPW진행과 같은 GPDK(Product Design Kit)

- Cadence Virtuoso Schematic Editor, Layout & PVS(Assura) DRC/LVS

전기/전자/통신/정보통신/반도체 분야 개발/엔지니어

	1 일차	1. Custom IC Design Flow 설명 및 CMOS 공정 이론 교육설명 -CMOS Analog Circuit 이론 교육 -Introduction to the UNIX OS/Unix Commands 2. Basic Schematic Editor & Capture - Creating a New Cell view - Virtuoso Schematic Editor Graphical User Interface - Adding Components and Editing component or Label, Pins
2 일차	1.Symbol Generation and Editing - Design Requirements of symbols Used in a Hierarchy - Symbol Generation/- Using a Hierarchy Labs/Schematic Capture of Inverter/- Creating Symbol of Inverter - Common Source, Source Follower, Common Gate 이론 및 실습 2.GPDK 적용 방법 및 활용 방안 설명 Introduction to Virtuoso Layout Editor - Setting the Library Path Editor - Learning to Use the Library Manager/Using the Layer Selection Window(LSW) - Editing the Technology File- Setting Display/Editor Options
3 일차	1. Layout Editor Basics/Creating and Editing Design - Viewing Design and Selecting Objects - Using the Basic Commands , Creating Polygons and Circles - Using Hierarchy Commands - Importing and Exporting a Design, Creating Polygons and Circles 2. Labs/Layout Editor Design of Basic Layer/(Inverter)
4 일차	1. CMOS IC Layout technique - Layout Design Techniques /Layout Design(fingering) - 예제 회로 설계/ Digital Block 설계:Labs/NOR2,3, NAND2,3, XOR, D-Flipflop ...
5 일차	1. Introduction to Physical Verification system(PVS) - DRC Graphical User Interface Run Guide - Viewing and Correcting DRC Errors/LVS Graphical User Interface Run Guide 2. Labs/pvs Verification Design of Basic Amplifier 3. Design of Passivity device Layout - Design of Resistance Layout/- Design of Capacitance Layout

1 일차

1. Custom IC Design Flow 설명 및 CMOS 공정 이론 교육설명
-CMOS Analog Circuit 이론 교육
-Introduction to the UNIX OS/Unix Commands

2. Basic Schematic Editor & Capture
- Creating a New Cell view
- Virtuoso Schematic Editor Graphical User Interface
- Adding Components and Editing component or Label, Pins

2 일차

1.Symbol Generation and Editing
- Design Requirements of symbols Used in a Hierarchy
- Symbol Generation/- Using a Hierarchy
Labs/Schematic Capture of Inverter/- Creating Symbol of Inverter
- Common Source, Source Follower, Common Gate 이론 및 실습

2.GPDK 적용 방법 및 활용 방안 설명
Introduction to Virtuoso Layout Editor
- Setting the Library Path Editor
- Learning to Use the Library Manager/Using the Layer Selection Window(LSW)
- Editing the Technology File- Setting Display/Editor Options

3 일차

1. Layout Editor Basics/Creating and Editing Design
- Viewing Design and Selecting Objects
- Using the Basic Commands , Creating Polygons and Circles
- Using Hierarchy Commands
- Importing and Exporting a Design, Creating Polygons and Circles

2. Labs/Layout Editor Design of Basic Layer/(Inverter)

4 일차

1. CMOS IC Layout technique
- Layout Design Techniques /Layout Design(fingering)
- 예제 회로 설계/ Digital Block 설계:Labs/NOR2,3, NAND2,3, XOR, D-Flipflop ...

5 일차

1. Introduction to Physical Verification system(PVS)
- DRC Graphical User Interface Run Guide
- Viewing and Correcting DRC Errors/LVS Graphical User Interface Run Guide

2. Labs/pvs Verification Design of Basic Amplifier

3. Design of Passivity device Layout
- Design of Resistance Layout/- Design of Capacitance Layout